突破低功耗与高性能的边界：核芯互联发布 CLF2571 宽带射频合成器

Release time：2026-01-26
author：AMEYA360
source：核芯互联
reading：983

　　一、 引言：复杂射频环境下的系统级挑战

　　在关键任务通信(Mission-Critical Communications)及高精度测试测量领域，射频前端的设计正面临前所未有的挑战：系统不仅需要覆盖更宽的频率范围，还必须在严苛的功耗限制下实现极低的相位噪声与高速频率切换。

　　作为国内领先的模拟信号链芯片供应商，核芯互联正式推出 CLF2571 低功耗(PLL模式下仅为12mA)高性能宽带射频(RF)合成器。该器件凭借其独特的架构设计与卓越的性能指标，为专业无线电、卫星通信及移动终端提供了极具竞争力的本振(LO)解决方案。

突破低功耗与高性能的边界：核芯互联发布 CLF2571 宽带射频合成器

架构框图

　　二、 核心技术架构与性能优势

　　1. 宽频覆盖与灵活的频率合成架构

　　CLF2571 内部集成了高性能的 24bit -分数 N 锁相环(PLL) 和 多核压控振荡器(VCO)。其核心 VCO 工作频率高达 6GHz，配合内置的可编程输出分压器以及两个输出缓冲器，实现了 10MHz 至 3000MHz 的连续输出覆盖，并且最大输出功率可达3dBm。这种高集成度设计显著减少了外部元件数量，优化了 PCB 布局空间。

　　2. 极致相位噪声与频谱纯度

　　对于窄带数字对讲(如 DMR, PDT, P25)等应用，相位噪声直接影响邻道抑制比(ACPR)和接收灵敏度。CLF2571 在关键频段展现了优异的频谱特性：

　　相位噪声： 在 480MHz 载波下，12.5kHz 偏移处的相噪低至 -123dBc/Hz;1MHz 偏移处达到 -143dBc/Hz。

　　归一化噪底(FOM)： 达到 -231dBc/Hz，确保了在高性能系统中的参考性能。

　　杂散控制： 芯片内置独特的可编程乘法器，可通过改变频率规划有效避开并消除整数边界杂散(Integer Boundary Spurs)，即使杂散落在有用通道内也能通过技术手段予以抑制。

　　3. 全新 FastLock 技术：毫秒级频率切换

　　在跳频通信和动态频谱接入应用中，锁定时间是系统吞吐量的关键瓶颈。CLF2571 引入了 FastLock 技术，有效解决了窄带回路滤波器与快速锁定之间的矛盾。即使在高性能外部 VCO 配置下，用户仍能实现 < 1.5ms 的极速切换，大幅提升了通信链路的鲁棒性。

　　4. 行业领先的功耗效率 (SWAP-C 优化)

　　在手持设备设计中，功耗与散热是核心痛点。CLF2571 通过底层电路优化，实现了性能与功耗的完美平衡：

　　PLL 模式(外部 VCO)： 电流消耗仅为 12mA。

　　全功能合成器模式： 典型电流消耗仅为 26mA。 这一特性为延长终端续航时间、降低热设计复杂度提供了强有力的支持。

　　三、 系统级功能集成

　　双输出与 SPDT 开关： 芯片集成 SPDT 射频开关，支持双输出模式，可直接作为 FDD 系统中的 TX/RX 切换开关，降低了前端链路的插损。

　　直接数字调制支持： CLF2571 能够通过硬件引脚或寄存器编程，直接支持 2/4/8 电平 FSK 调制及 模拟 FM 调制，并内置脉冲成形(Pulse Shaping)功能，进一步优化输出频谱分布。

　　四、 典型应用场景

　　专业数字对讲机 (LMR/PMR)： 完全符合 dPMR、DMR、PDT 及 P25 Phase I 等协议对频率源的严苛要求。

　　卫星通信终端： 作为超宽带本振源，支持高性能调制解调。

　　手持式测试仪表： 为频谱仪、信号源等设备提供兼顾便携性与实验室级指标的参考频率。

　　高保真无线音频： 在复杂无线电环境下保证音频传输的稳定性与极低底噪。

　　五、 技术规格概览 (Technical Summary)

突破低功耗与高性能的边界：核芯互联发布 CLF2571 宽带射频合成器

引脚配置

　　六、 结语

　　CLF2571 的发布不仅展示了核芯互联在射频频率合成领域的深厚技术积累，更体现了我们对本土及全球通信市场需求的深刻理解。


（"Note: The information presented in this article is gathered from the internet and is provided as a reference for educational purposes. It does not signify the endorsement or standpoint of our website. If you find any content that violates copyright or intellectual property rights, please inform us for prompt removal."）

Previous：本土方案，稳链交付：思瑞浦全矩阵逻辑与电平转换芯片，赋能客户一站式高效选型

Next：赛尔特(SETsafe | SETfuse)热保护型熔断电阻器 (TRXF)

Online messageinquiry

reading
核芯互联丨CL3669国产双通道16位250MSPS ADCPin-to-Pin 兼容 ADS42LB69 · 更低功耗 · 更高性价比
行业新闻

核芯互联丨CL3669国产双通道16位250MSPS ADCPin-to-Pin 兼容 ADS42LB69 · 更低功耗 · 更高性价比

　　产品概述　　CL3669是核芯互联推出的一款双通道、16位分辨率、250MSPS采样率的高性能模数转换器(ADC)。该器件针对低功耗和高无杂散动态范围(SFDR)而设计，在宽输入频率范围内具有出色的噪声性能。　　图1 CL3669 双通道ADC功能框图核心特性双通道 16位    250MSPS   600mW/通道   DDR LVDS   9×9mm QFN64   Pin-to-Pin 兼容
2026-05-22 10:44 reading：319
核芯互联丨纯CMOS工艺 宽带混频器芯片CLMX5548E / CLMX5549E · 2GHz~15GHz高性能无源双平衡混频器
行业新闻

核芯互联丨纯CMOS工艺 宽带混频器芯片CLMX5548E / CLMX5549E · 2GHz~15GHz高性能无源双平衡混频器

　　在微波射频领域，混频器是收发系统的核心器件。核芯互联依托自主研发的纯CMOS工艺，成功推出CLMX5548E与CLMX5549E两款高性能宽带混频器芯片，以超高集成度、超宽带宽和出色的线性度，为5G通信、探测感知、卫星调制解调等应用提供极具竞争力的国产化解决方案。　　核心技术优势　　纯CMOS工艺打造 · 高集成度设计　　纯CMOS工艺    3.3V单电源    QFN 3mm×2mm    超宽温 -55℃~125℃　　区别于传统的III-V族工艺(如GaAs)，核芯互联采用标准纯CMOS工艺实现微波混频器，带来显著的成本优势与供应链安全性。片上集成RF巴伦、LO放大链路、可选LO倍频器及偏置控制电路，大幅降低系统BOM成本和设计复杂度。　　典型应用框图　　CLMX5549E采用无源双平衡混频架构，RF与IF端口可互换，片上集成LO驱动放大器和可选倍频器，仅需0dBm本振输入即可驱动。下图展示了TDD收发链路中的典型应用及芯片内部框图。　　图1. TDD收发链路典型应用(左)及CLMX5549E内部框图(右)　　CLMX5548E · 差分IF宽带混频器　　CLMX5548E是一款高性能无源双平衡宽带混频器，集成内部RF巴伦，支持2~15GHz超宽带RF频率。其突出特点是采用差分IF端口设计，支持DC~6GHz的IF带宽，特别适用于IF频率延伸至500MHz以下的低频应用场景。　　▎核心性能指标　　适用场景　　IF频率在500MHz以下的超宽带应用，如宽带探测、零中频/低中频接收机、DC耦合基带处理系统等。差分IF端口可直接对接差分IF放大器或差分滤波器，简化信号链设计。　　CLMX5549E · 单端IF宽带混频器　　CLMX5549E与CLMX5548E功能类似，区别在于集成了片上IF巴伦，所有RF、LO、IF端口均为单端50Ω匹配，使用更加便捷。推荐用于IF频率在500MHz以上的应用场景，覆盖2~14GHzRF带宽。　　▎核心性能指标　　适用场景　　IF频率在500MHz以上的标准中频应用，如5G微波回传、C/X/Ku波段探测、卫星通信调制解调器等。片上集成IF巴伦，无需外部巴伦器件，进一步减少外围元件数量。　　实测性能曲线　　下图展示了CLMX5549E在下混频模式下，全频段(4~15GHz)的变频损耗与IIP3随RF频率的变化曲线。在25℃典型温度下，变频损耗稳定在10~15dB范围内，IIP3保持在23~27dBm的高线性度水平，充分体现了纯CMOS工艺的高性能优势。　　图2. 下混频变频损耗与IIP3 vs RF频率(LO功率=0dBm，IF=100MHz，25℃/55℃/85℃/125℃)　　线性度与端口隔离度　　CLMX5549E具备出色的线性度和端口隔离性能。输入P-1dB在IF全频段内保持在13dBm以上，IF端口对RF和LO的隔离度分别优于45dB和55dB，有效抑制了信号泄漏和本振馈通。　　图3. 输入P-1dB vs IF频率　　图4. IF端口隔离度 vs IF频率(IF-RF / IF-LO)　　选型建议：IF频率在500MHz以下，或需要差分IF接口的场景，首选CLMX5548E;IF频率在500MHz以上、追求使用便捷性的场景，推荐CLMX5549E。两者均支持上/下变频、LO倍频器可选、双向RF/IF端口互换等灵活配置。　　核芯互联 · 让射频设计更简单　　CLMX5548E与CLMX5549E以纯CMOS工艺实现高性能宽带混频功能，集成片上巴伦与LO驱动链路，以极小封装和极简外围，帮助工程师快速构建5G通信、探测感知、卫星链路等射频系统。核芯互联将持续深耕射频芯片领域，为客户提供更多高品质、高性价比的国产化射频解决方案。
2026-05-20 09:24 reading：340
核芯互联CLRT160 PCIe 4.0 Retimer硬核实力全解析
行业新闻

核芯互联CLRT160 PCIe 4.0 Retimer硬核实力全解析

　　【核心亮点】在数据中心、AI服务器、高性能计算等领域，PCIe Retimer是保障高速信号完整性的核心器件。长期以来，该市场被国际巨头垄断，核心IP依赖外购。核芯互联CLRT160的推出彻底改变了这一格局——其数字协议引擎与模拟PHY前端全部自主设计，未采用任何外购IP，在关键性能指标上全面对标国际主流竞品，并在多项核心参数上实现超越，为国产高端信号调理芯片注入强劲动力。　　一、芯片概览与全自研架构　　PCIe Retimer(重定时器)是物理层信号调理芯片，通过时钟数据恢复(CDR)和均衡技术，从衰减、畸变的信号中提取时钟与数据并重新驱动，消除信道损耗和抖动，显著提升PCIe链路的可靠性与传输距离。　　CLRT160芯片实物照片　　CLRT160是核芯互联推出的8通道(16 Lane)PCIe 4.0协议感知型Retimer，支持最高16 GT/s数据传输速率。与国际主流竞品相比，CLRT160最大的差异化优势在于其数字协议与模拟PHY全部自主设计，未采用任何外购IP——这不仅意味着完全自主可控的供应链安全，更代表着核芯互联在高速SerDes领域积累了从模拟前端到数字协议栈的完整核心技术能力。　　CLRT160 EVM评估板　　【核心优势】全自研架构：CLRT160的数字协议引擎(包括LTSSM状态机、链路均衡训练、低功耗管理等)与模拟PHY前端(SerDes收发器、PLL、CTLE/DFE均衡器等)全部自主设计，未采用任何第三方外购IP。这意味着核芯互联拥有完整的知识产权和深度的技术优化能力，能够针对客户需求进行快速迭代和定制化开发。　　二、信号完整性：收发通道实测性能　　高速信号的质量直接决定了PCIe链路的稳定性和传输距离。CLRT160在收发通道的信号完整性方面表现优异，多项指标超越PCIe 4.0规范要求。　　2.1 发射端(TX)输出性能　　CLRT160 TX端集成3-tap FFE(前馈均衡器)，输出信号幅度可调(900~1200 mVppd)。下图为16 Gbps、PRBS15、板上走线去嵌后的实测眼图。　　CLRT160 TX输出眼图实测(16 Gbps, PRBS15, 去嵌)　　从眼图实测结果可以看出：在16 Gbps速率下，眼图张开度良好，信号质量优异。Height@BER1达到871.75 mV，Width@BER1达到49.805 ps，TIE p-p仅为9.7704 ps，各项关键指标均显著优于PCIe 4.0规范要求。　　2.2 宽频带阻抗匹配实测　　CLRT160 IO集成T-Coil结构，实现宽频带阻抗匹配。在3.5 dB IL cable+PCB测试条件下，TX/RX回波损耗实测结果如下：　　左：TX差模回波损耗 SDD11 右：TX共模回波损耗 SCC11　　RX差模回波损耗 SDD11：全频段 < -12 dB　　2.3 接收端(RX)均衡性能　　CLRT160 RX端是芯片核心技术实力的集中体现。接收端集成全自研16档VGA增益可调、3-stage CTLE(支持自适应)和12-tap DFE(8 fixed tap + 4 floating tap)，全部可根据信道条件进行自适应调节。这一配置处于业界领先水平。　　【技术亮点】3-stage CTLE支持自适应：CLRT160的三阶连续时间线性均衡器(CTLE)采用全自研架构，支持高频boost和低频attenuation的自适应调节，能够精准匹配常见PCB信道的插入损耗特性。配合16档VGA和12-tap DFE，整体均衡链路可在极短时间内完成收敛，适应信道环境变化。　　2.4 回环测试实测验证　　【测试方案】BERT发送 16 Gbps PRBS31 信号，经过 >35 dB IL FR4走线 引入信道衰减，CLRT160 RX接收并恢复数据，送至TX重新发送，最终回到BERT进行误码率统计。测试PASS，BER满足PCIe 4.0规范要求。　　CLRT160系统测试平台(GPU显卡 + CLRT160 Riser Card + 测试平台)　　系统级回环测试是验证Retimer实际工作性能的金标准。在超过35 dB插入损耗的严苛信道条件下，CLRT160 RX端凭借强大的均衡能力成功恢复信号，TX端输出干净的眼图，整条链路误码率(BER)满足PCIe 4.0规范要求。这一结果充分证明了CLRT160在真实应用场景中的可靠性。　　三、时钟性能与抖动指标实测　　参考时钟的质量直接影响Retimer输出信号的抖动性能。CLRT160片内集成两个高性能全自研PLL(8 GHz和5 GHz中心频率)，配合clock input buffer和LP_HCSL driver，可提供高质量的参考时钟输出。　　3.1 片上PLL Phase Noise实测　　左：8G PLL Phase Noise 右：5G PLL Phase Noise　　3.2 100 MHz Refclk输出性能　　CLRT160芯片内部集成clock input buffer和LP_HCSL driver，可直接输出100 MHz参考时钟供下游设备使用。　　CLRT160 100MHz Refclk输出Phase Noise实测　　【高集成度】CLRT160片内集成RMS Jitter < 200 fs的高性能全自研PLL，且已集成clock input buffer和LP_HCSL driver，可直接输出100 MHz参考时钟。这意味着客户无需额外购买时钟缓冲器，简化了系统时钟树设计，降低了BOM成本。　　四、抖动容限(JTOL)实测：RX性能核心验证　　抖动容限(Jitter Tolerance, JTOL)是衡量接收端性能的核心指标，它表征接收机在不同频率的抖动干扰下维持无误码传输的能力。JTOL测试结果直接反映了CDR(时钟数据恢复)环路的性能和整个RX信号链的鲁棒性。　　CLRT160 JTOL(抖动容限)实测曲线　　【JTOL深度解读】　　1. 全频段大幅超越PCIe 4.0 Spec：蓝色实测曲线在全测试频段(30 KHz ~ 100 MHz)均显著高于绿色PCIe 4.0 Base Spec CC mode Sj mask线，表明CLRT160的RX端在所有抖动频率下都拥有远超规范要求的抖动容限能力。　　2. 低频段达到2x Spec水平：在30 KHz ~ 1 MHz低频抖动区间，CLRT160实测值约为2 UIpp，达到PCIe 4.0规范要求(1 UIpp)的2倍。这说明芯片CDR环路的低频跟踪能力极强，能够有效应对电源噪声、参考时钟耦合等引起的低频抖动。　　3. 中频过渡区域平滑：在1 MHz ~ 10 MHz中频区域，实测曲线平滑过渡，无突兀跌落，体现了CDR环路带宽设计的合理性——在全自研CDR架构下，CLRT160的抖动跟踪与噪声抑制达到了良好平衡。　　4. 高频段保持优异裕量：在10 MHz ~ 100 MHz高频抖动区间，实测值稳定在0.15 ~ 0.2 UIpp，仍然远高于规范要求(~0.1 UIpp)。这表明RX端的高速采样器和均衡器对高频抖动具有出色的抑制能力。　　5. 全自研CDR的实力验证：优异的JTOL表现是CLRT160全自研CDR(时钟数据恢复)环路设计水平的直接体现。从相位检测器、环路滤波器到VCO，全部自研IP确保了各环节的最优匹配和深度优化。　　五、协议支持与诊断功能　　CLRT160的数字协议引擎全自研，完整支持PCIe 4.0协议规范，确保对上层系统完全透明。　　六、延迟与功耗表现　　6.1 信号处理延迟　　在典型的公共时钟模式下，CLRT160的信号处理延迟约为30 ns，与国际主流竞品处于同一水平，满足服务器、存储等对延迟敏感的应用场景需求。　　6.2 功耗管理　　CLRT160支持L1低功耗状态管理，当链路进入空闲状态时，芯片自动切换至低功耗模式，助力系统实现能效优化。同时支持SRIS/SRNS独立参考时钟模式，降低系统对参考时钟同步的严格依赖，进一步提升系统灵活性。　　七、封装设计与供应链优势　　八、CLRT160 vs 国际主流竞品：关键参数对比　　以下为核芯互联CLRT160与业界主流PCIe 4.0 Retimer产品的关键参数对比。后者为国际一线厂商的8-Lane Retimer产品，长期占据市场主导地位。　　【对比结论】CLRT160在链路拆分灵活性(5种 vs 3种)、核心IP自主可控(全自研 vs 部分外购)、接收均衡深度(12-tap DFE + 3-stage自适应CTLE)、PLL抖动性能(<200 fs全自研)、JTOL裕量(2x Spec)以及供应链保障(国产现货+成本优势)等关键维度上，均达到或超越国际主流竞品水平。竞品在眼图监测(EOM)、温度传感器和低延迟模式三个功能点上有差异化设计，但CLRT160在决定信号调理性能的核心指标上表现更为出色。　　九、综合评估与总结　　CLRT160核心竞争优势：　　1. 全自研核心技术 — 数字协议引擎 + 模拟PHY前端全部自主设计，未采用任何外购IP。从LTSSM状态机、CDR环路到SerDes收发器、CTLE/DFE均衡器，拥有完整知识产权，确保供应链安全和技术可控。　　2. 接收均衡业界领先 — 3-stage CTLE(支持自适应)+ 16档VGA + 12-tap DFE(8固定+4浮动)，全链路自适应，支持>35 dB超长信道损耗补偿，JTOL实测全频段超越PCIe 4.0 Spec达2倍。　　3. 高集成度降本增效 — 片内集成clock input buffer和LP_HCSL driver，可直接输出100 MHz参考时钟，简化系统时钟树设计，降低BOM成本。　　4. 信号完整性优异 — 集成T-Coil实现宽频带阻抗匹配，TX/RX回波损耗全面优于PCIe 4.0规范要求。TX眼图Height@BER1达871.75 mV，裕量充足。　　5. 国产供应链保障 — 本土化设计、生产与技术支持，供货周期短、响应速度快、价格竞争力强，有效保障客户供应链安全。　　经过全面的技术测试验证并与国际主流竞品的深度对比，核芯互联CLRT160在核心性能指标上已经达到甚至超越了国际一线厂商产品水平。从JTOL实测全频段超越PCIe 4.0规范2倍，到回环测试通过35 dB严苛信道，从全自研PLL抖动<200 fs到TX眼图优异裕量，从5种链路拆分配置的灵活性到全自研IP的供应链安全——CLRT160以强大的均衡能力、灵活的链路配置和高集成度设计，为国产服务器、数据中心、AI加速卡等应用提供了可靠的高端Retimer解决方案。　　国产芯，世界级性能。核芯互联CLRT160，值得您的信赖与选择。　　注：　　1. 文中"国际主流竞品"指业界某一线厂商的PCIe 4.0 8-Lane Retimer产品，该产品长期占据市场主导地位。　　2. CLRT160数据来源于核芯互联官方测试报告及芯片规格书。　　3. 全自研指数字协议引擎和模拟PHY前端(SerDes、PLL、CTLE、DFE、CDR等)均为核芯互联自主设计，未采用第三方外购IP。　　4. 竞品数据来源于其公开Datasheet，部分参数因公开资料有限未完整标注。　　5. 本文仅供参考，不构成采购建议。实际选型请结合具体应用场景进行综合评估。
2026-05-19 09:58 reading：381
核芯互联 CLF2594 与 TI LMX2594 深度对比：六大维度全面领先
行业新闻

核芯互联 CLF2594 与 TI LMX2594 深度对比：六大维度全面领先

　　在 5G 通信、高端传感、大规模阵列系统以及高速数据转换器时钟等前沿应用领域，宽带频率合成器(PLL)是不可或缺的核心器件。长期以来，德州仪器(TI)的 LMX2594 凭借其出色的相位噪声和抖动性能，在 15GHz 以内频段占据着主导地位。核芯互联(北京)科技有限公司基于成熟 CMOS 工艺平台，推出了高性能宽带频率合成器 CLF2594，实现了对 LMX2594 的原位替换与多项关键指标升级。　　图 CLF2594 产品　　本文将从六大维度深入对比 CLF2594 与 LMX2594，重点呈现 CLF2594 在杂散性能、相位噪声、架构设计、工艺成本、系统集成度以及工作温度范围方面的核心优势。　　一、核心参数总览：关键指标全面领先　　CLF2594 采用与 LMX2594 一致的 QFN40 6×6 mm 封装，管脚完全兼容，支持原位替换。在超过半数的 34 项关键参数中，CLF2594 实现了 18 项提升、8 项持平，仅在频率上限等 5 项指标上略有差距。　　✓ 十大核心优势速览　　34 项完整参数分组对比　　频率与噪声　　输出频率范围差距　　CLF2594: 10 MHz ~ 14 GHz | LMX2594: 10 MHz ~ 15 GHz　　VCO 相位噪声差距　　CLF2594: -121@1M@8GHz | LMX2594: -128@1M@8GHz　　整数积分抖动差距　　CLF2594: 50 ~ 60 fs | LMX2594: 45~55 fs　　小数积分抖动持平　　CLF2594: 70 ~ 90 fs | LMX2594: 未单独列出　　归一化噪声(核心优势)　　归一化热噪声(整数)提升　　CLF2594: -238 dBc/Hz | LMX2594: -236 dBc/Hz　　归一化 1/f 噪声提升　　CLF2594: -130 dBc/Hz | LMX2594: -129 dBc/Hz　　杂散性能(核心优势)　　整数边界杂散提升　　CLF2594: <-55 dBc | LMX2594: ~-40 dBc　　游走杂散提升　　CLF2594: <-65 dBc | LMX2594: 部分频点强游走杂散　　参考杂散(环路带宽可调)持平　　CLF2594: 典型 -75 dBc | LMX2594: 未明确列出　　鉴相杂散(环路带宽可调)持平　　CLF2594: 典型 -80 dBc | LMX2594: 未明确列出　　小数与算法　　小数算法提升　　CLF2594: 多阶 MASH;杂散抑制增强 | LMX2594: 仅 2/3/4 阶 MASH　　小数最大位数提升　　CLF2594: 32 bits | LMX2594: 24 bits　　零误差小数持平　　CLF2594: 支持 | LMX2594: 支持　　电源与基础参数　　供电电压持平　　CLF2594: 3.15 V ~ 3.45 V | LMX2594: 3.15 V ~ 3.45 V　　工作电流(典型值)差距　　CLF2594: 360 mA | LMX2594: 350 mA　　输出功率持平　　CLF2594: >0 dBm | LMX2594: >0 dBm　　内部无倍频次谐波持平　　CLF2594: 支持 | LMX2594: 支持　　KVCO / fout提升　　CLF2594: 2 % | LMX2594: 1 %　　温度与集成度(核心优势)　　工作温度范围提升　　CLF2594: -55 °C ~ +85 °C | LMX2594: -40 °C ~ +85 °C　　片内环路滤波器提升　　CLF2594: 支持 | LMX2594: 不支持　　外围最少阻容感数量提升　　CLF2594: 13 | LMX2594: 31　　VCO 校准时间提升　　CLF2594: 12 μs | LMX2594: 20 μs　　同步与 SYSREF　　跨多片相位同步(SYNC)持平　　CLF2594: 支持 | LMX2594: 支持　　小数相位微调持平　　CLF2594: 支持 | LMX2594: 支持　　可生成/重复与射频同步的 SYSREF持平　　CLF2594: 支持 | LMX2594: 支持　　分频率可编程延迟 SYSREF提升　　CLF2594: 5 ps 步进 | LMX2594: 9 ps 步进　　RAMP 与高级功能　　自动/手动斜坡频率生成(RAMP)持平　　CLF2594: 支持 | LMX2594: 支持　　RAMP 最大扫频带宽提升　　CLF2594: 120 MHz | LMX2594: 50 MHz　　RAMP 过整数零点提升　　CLF2594: 无错乱 | LMX2594: 有错乱　　输入 3~7 倍频差距　　CLF2594: 不支持 | LMX2594: 支持　　全自动/半自动/手动/近频校准持平　　CLF2594: 支持 | LMX2594: 支持　　输出分频器连续 2 分频覆盖至 10MHz提升　　CLF2594: 支持，使用简洁 | LMX2594: 部分频段需 2/3 分频切换　　封装与工艺　　工艺路线提升　　CLF2594: 成熟 CMOS | LMX2594: 特殊工艺　　封装尺寸持平　　CLF2594: QFN40 6×6 mm(原位替换) | LMX2594: QFN40 6×6 mm　　二、杂散性能：架构创新带来的核心竞争力　　在频率合成器的设计中，杂散(Spur)是一个极其关键的指标。杂散信号会干扰主信号，降低系统的信噪比，在传感和通信系统中影响尤为突出。CLF2594 最核心的差异化优势，正是其在杂散抑制上的卓越表现。　　TI 的 LMX2594 架构中包含了预分频级(Pre-R Divider、Pre-N Divider)以及输入倍增器(Multiplier)。虽然输入倍增器可以用来缓解整数边界杂散(IBS)，但复杂的预分频架构本身容易引入额外的杂散分量，而且会频繁出现强游走杂散。　　相比之下，CLF2594 采用了更为创新的架构设计——超高频高线性连续分频器。这一架构上的精简带来了立竿见影的效果，显著抑制了小数模式下的杂散信号数量和幅度，即使在整数边界频点，仍然能够满足大多数项目对于杂散的严苛要求。使得 CLF2594 在对频谱纯度要求极高的应用场景(如高精度测试测量设备、复杂电磁环境下的传感系统)中具有显著的优势。　　小数算法灵活可配　　CLF2594 在小数分频模式下支持 Σ-Δ 调制器加抖动(Dither)功能，并提供多种小数算法，可灵活针对不同频率规划优化杂散分布。同时支持 32 bits 小数分子及分母可调，通过分子、分母的任意搭配，可实现无限精度的小数频点。　　三、相位噪声：更优的噪声底，更低的带内噪声　　相位噪声是频率合成器的另一核心指标，直接决定了系统的信噪比和误码率。CLF2594 在两项归一化噪声指标上均优于 LMX2594：　　这两项指标的提升意味着：在相同的环路带宽和鉴相频率配置下，CLF2594 能够提供更低的带内相位噪声，为系统提供更纯净的时钟信号。对于高速 ADC/DAC 时钟应用而言，更低的带内相位噪声直接转化为更低的时钟抖动，进而提升数据转换器的有效位数(ENOB)。　　四、成熟 CMOS 工艺：极致性价比与供应保障　　除了性能上的突破，CLF2594 在工艺路线上的选择也为其带来了巨大的市场竞争力。　　传统的高端射频芯片往往依赖于昂贵的特殊工艺(如 SiGe BiCMOS)来追求极致的高频性能。而 CLF2594 采用了成熟的 CMOS 工艺进行设计与制造，这一工艺路线的选择带来了两大核心优势：　　✓ 供应链弹性与成本优势　　成熟 CMOS 工艺意味着从设计、流片到封装测试，整个产业链均可在主流代工厂完成，交付周期更有保障。在提供比肩甚至超越 LMX2594 性能的同时，CLF2594 能够以更具竞争力的价格推向市场，帮助客户显著降低系统的整体 BOM 成本。对于需要大规模部署频率合成器的 5G 基站、大规模阵列系统等应用而言，这一成本优势将被成倍放大。　　五、系统集成度：片内滤波器与更简洁的外围设计　　CLF2594 在系统集成度上相比 LMX2594 有着显著的提升，这直接体现在外围电路的简化和板级空间的节省上。　　片内集成环路滤波器是 CLF2594 的一大独特优势。LMX2594 需要在 CPout 引脚外接完整的环路滤波器电路(通常为 2~4 阶，包含多个电阻和电容)，而 CLF2594 则在芯片内部集成了环路滤波器，并支持片内(LF_ONCHIP_EN)或片外(LF_OFFCHIP_EN)两种滤波方案的灵活切换。对于设计把握充足的场景，可直接启用片内滤波器，省去全部外部环路滤波器器件;对于需要更大带宽调节范围的场景，也可保留片外滤波器位置，两者兼顾。　　✓ 外围器件数量减少 58%　　CLF2594 的外围设计更为简洁，将 LMX2594 的外围阻容感数量从 31 个降至 13 个。用户可以在不重做 PCB 的前提下直接焊接进行原位替换，同时还能进一步精简外围器件数量，节约板级空间。　　这一集成度的提升不仅降低了 BOM 成本，还减少了外围器件的寄生效应对性能的影响，提高了系统的可靠性和一致性。　　六、工作温度范围：面向严苛环境的更强适应性　　在工作温度范围方面，CLF2594 同样展现出了相对于 LMX2594 的明显优势。　　LMX2594 的工作温度范围为 -40°C ~ +85°C(工业级)，而 CLF2594 的锁定温度范围扩展至 -55°C ~ +85°C，低温端延伸了 15°C。这一差异看似微小，但在实际应用中意义重大：　　对于高空平台、高端探测设备、高海拔通信设施以及极寒地区的基础设施部署而言，-55°C 的低温工作能力是一项不可或缺的指标。CLF2594 更宽的工作温度范围意味着它能够直接应用于这些对温度适应性要求更高的场景，而无需额外的加热保温措施，进一步降低了系统的复杂度和成本。　　七、丰富的高级功能：满足复杂系统需求　　在高级功能方面，CLF2594 全面支持现代复杂射频系统的需求，与 LMX2594 保持了高度的功能对等，并在部分细节上有所增强。　　JESD204B SYSREF 支持：CLF2594 能够生成与 RFOUTA 同步的 SYSREF 信号(通过 RFOUTB 输出)，并具备 5 ps 的高精度时间分辨率。通过 SYSREF_IP_DAC、SYSREF_QP_DAC 等寄存器字段，工程师可以以 5 ps 为步进对 RFOUTA 与 RFOUTB 之间的延迟进行精细编程，便于校正因 PCB 走线差异导致的时序不匹配，是高速数据转换器(ADC/DAC)的理想低噪声时钟源。　　多器件相位同步：CLF2594 的 SYNC 引脚支持 CMOS 和 LVDS 两种驱动模式，可确保多芯片输出之间具有确定性的延迟关系，满足 MIMO 和大规模阵列系统的严苛相位一致性要求。通过 SDM_PHAJ 寄存器，还可以利用 Σ-Δ 调制器对输出信号相位进行精细调整，相位调整分辨率达到 360° × (1/232)，为多通道系统的相位校准提供了极大的灵活性。　　FMCW 雷达 RAMP 功能：CLF2594 内置自动与手动两种频率斜升配置方式，最多支持两组独立的频率 RAMP(RAMP0 和 RAMP1)，支持 RAMP BURST 模式(最多 8191 次重复)以及 RAMP 上下限保护(RAMP_LIMIT_HIGH/LOW)，可生成三角波、锯齿波等多种复杂波形，非常适合调频连续波传感应用。而且得益于 CLF2594 更大的 KVCO 优势，在无需中途校准的情况下即可实现比同类产品更大的扫频范围。　　总结　　✓ CLF2594 核心价值　　核芯互联 CLF2594 通过创新的无预分频级架构，在杂散性能上实现了对传统架构的超越;更优的归一化噪声指标带来了更低的带内相位噪声;成熟 CMOS 工艺赋予了其在供应保障和性价比上的显著优势;片内集成环路滤波器大幅简化了外围设计;-55°C 的低温工作能力则拓展了其在严苛环境下的应用边界。　　对于正在寻求高性能、高可靠性且具备成本竞争力的射频系统开发者而言，CLF2594 无疑是一个极具吸引力的选择。它不仅支持对 LMX2594 的原位替换，更在多个性能维度上实现了显著升级，为客户带来真正的价值提升。
2026-04-30 11:25 reading：563
Popular categories
Boxes, Enclosures, Racks Cables, Wires Circuit Protection Connectors, Interconnects Development Kits Electromechanical Embedded Solutions Fans, Thermal Management Optoelectronics Others Passive Components Power Semiconductors Sensors, Transducers Test and Measurement
  • Week of hot material
  • Material in short supply seckilling
model brand Quote
TL431ACLPR Texas Instruments
MC33074DR2G onsemi
BD71847AMWV-E2 ROHM Semiconductor
CDZVT2R20B ROHM Semiconductor
RB751G-40T2R ROHM Semiconductor
model brand To snap up
BP3621 ROHM Semiconductor
TPS63050YFFR Texas Instruments
STM32F429IGT6 STMicroelectronics
BU33JA2MNVX-CTL ROHM Semiconductor
IPZ40N04S5L4R8ATMA1 Infineon Technologies
ESR03EZPJ151 ROHM Semiconductor
Hot labels
ROHM
IC
Averlogic
Intel
Samsung
IoT
AI
Sensor
Chip
Original authorized brand
More Licensed Brands>>
Information leaderboard
  • Week of ranking
  • Month ranking

About us

Qr code of ameya360 official account

Identify TWO-DIMENSIONAL code, you can pay attention to

AMEYA360 weixin Service Account AMEYA360 weixin Service Account
AMEYA360 mall (www.ameya360.com) was launched in 2011. Now there are more than 3,500 high-quality suppliers, including 6 million product model data, and more than 1 million component stocks for purchase. Products cover MCU+ memory + power chip +IGBT+MOS tube + op amp + RF Bluetooth + sensor + resistor capacitance inductor + connector and other fields. main business of platform covers spot sales of electronic components, BOM distribution and product supporting materials, providing one-stop purchasing and sales services for our customers.

Please enter the verification code in the image below：

verification code